特許

J-GLOBAL ID：200903038115993090

半導体装置の製造方法

発明者： 長岡 弘二郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-118800
公開番号（公開出願番号）：特開平10-303300
出願日： 1997年04月22日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】 微細な寸法のコンタクト孔を開孔することができるにも拘らず、信頼性の高い半導体装置を短いターンアラウンドタイムで製造する。【解決手段】 不純物を含有しない多結晶Si膜24から成る側壁とSi3 N4膜22とをマスクにしたエッチングでコンタクト孔25を開孔し、Si3 N4 膜22及び多結晶Si膜24をストッパにして、コンタクト孔25内及び多結晶Si膜24内を埋めPを含有している多結晶Si膜26をエッチングした後、Si3 N4 膜22を除去する。このため、互いに電気的に良好に接続されている電極とプラグとを同時に形成することができる。

請求項（抜粋）：

開口を有するマスク層を絶縁膜上に形成する工程と、第1の導電膜から成る側壁を前記開口の内側面に形成する工程と、前記マスク層及び前記側壁をマスクにした第1のエッチングで前記絶縁膜にコンタクト孔を開孔する工程と、前記第1の導電膜とはエッチング特性の異なる第2の導電膜を堆積させて前記コンタクト孔内及び前記側壁内を埋める工程と、前記マスク層及び前記側壁をストッパにした第2のエッチングで前記コンタクト孔内及び前記側壁内にのみ前記第2の導電膜を残す工程と、前記第2のエッチングの後に前記マスク層を除去する工程とを具備することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 21/90 D ,  H01L 21/28 L ,  H01L 27/04 C ,  H01L 27/10 621 C