特許
J-GLOBAL ID：200903038134898529

横型接合型電界効果トランジスタ

発明者：
増田 健良

増田 健良 について

, 
並川 靖生

並川 靖生 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2006-340137
公開番号（公開出願番号）：特開2008-153445
出願日： 2006年12月18日
公開日（公表日）： 2008年07月03日
要約：
【課題】オフ動作時におけるリーク電流の発生を抑制できる横型接合型電界効果トランジスタを提供する。【解決手段】p-エピタキシャル層3上に、n型エピタキシャル層4とゲート領域5とが順に形成されている。ゲート電極12aはゲート領域5に電気的に接続され、ソース電極12bおよびドレイン電極12cは、ゲート電極12aを挟むように互いに間隔を置いて配されている。制御電極12dは、オフ動作時においてp-エピタキシャル層3とn型エピタキシャル層4とが逆バイアス状態となるような電圧をp-エピタキシャル層3に印加するためのものである。【選択図】図1
請求項（抜粋）：
第1導電型の耐圧保持領域と、 前記耐圧保持領域上に形成された第2導電型のチャネル領域と、 前記チャネル領域上に形成された第1導電型のゲート領域と、 前記ゲート領域に電気的に接続されたゲート電極と、 前記ゲート電極を挟むように互いに間隔を置いて配され、かつ前記チャネル領域に電気的に接続されたソース電極およびドレイン電極と、 オフ動作時において前記耐圧保持領域と前記チャネル領域とが逆バイアス状態となるような電圧を前記耐圧保持領域に印加するための制御電極とを備えた、横型接合型電界効果トランジスタ。
IPC (3件)：
H01L 21/337 ,  H01L 29/808 ,  H01L 29/417
FI (2件)：
H01L29/80 C ,  H01L29/50 J
Fターム (22件)：
4M104AA01 ,  4M104AA03 ,  4M104AA04 ,  4M104BB05 ,  4M104CC01 ,  4M104DD34 ,  4M104DD63 ,  4M104GG11 ,  5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD04 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GR00 ,  5F102GR07 ,  5F102GV07 ,  5F102HC01 ,  5F102HC07 ,  5F102HC16 ,  5F102HC21
引用特許：
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM