特許

J-GLOBAL ID：200903038153806376

半導体装置

発明者： 鶴田 和弘 ,  浅井 昭喜 ,  藤野 誠二 ,  氷見 啓明
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 碓氷 裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-131864
公開番号（公開出願番号）：特開平6-224433
出願日： 1993年06月02日
公開日（公表日）： 1994年08月12日
要約：

【要約】【目的】 簡便に薄膜SOIMOSFETのしきい値電圧を所望の値に制御することが可能な半導体装置を提供することにある。【構成】 シリコン基板1の表面には埋め込みSiO2 層2が形成され、その上に薄膜の単結晶シリコン層3が配置されている。又、単結晶シリコン層3にN+ポリシリコンゲート6を用いたNチャネルMOSFETが形成されている。さらに、埋め込みSiO2 層2内において、少なくともMOSFETのチャネル領域に対向する位置に他の部分から電気的に絶縁されたポリシリコン層4が埋設されるとともに、シリコン基板1の裏面に金属電極5が配置されている。そして、この金属電極5によりポリシリコン層4に負電荷が蓄積されている。

請求項（抜粋）：

半導体基板の表面に絶縁体層を介して薄膜の単結晶半導体層を形成し、該単結晶半導体層にポリシリコンゲートを用いたMOSFETを形成した半導体装置において、前記絶縁体層内の少なくともMOSFETのチャネル領域に対向する位置に他の部分から電気的に絶縁されたフローティング導電体層を埋設するとともに、該フローティング導電体層近傍に電圧印加用電極を配置し、その電圧印加用電極により前記フローティング導電体層に電荷を蓄積したことを特徴とする半導体装置。

IPC (3件)：

H01L 29/784 ,  H01L 27/04 ,  H01L 27/08 331

引用特許：

出願人引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-306840   出願人：富士通株式会社

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-306840   出願人：富士通株式会社