特許
J-GLOBAL ID：200903038158019259
複数のコアおよびシェルを有する集積回路および対応する階層ファームウェア
発明者：
,
出願人/特許権者：
代理人 (1件)：
松井 光夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-334963
公開番号（公開出願番号）：特開平10-303308
出願日： 1997年11月19日
公開日（公表日）： 1998年11月13日
要約：
【要約】 (修正有)【課題】 設計および検証のための時間が短縮された集積回路および対応する階層ファームウェアを提供する。【解決手段】 第1のコア14Aは第1のシェル12Aに結合され、ここで第1のシェルはまた、バスに結合される。第1のシェルは、第3のファームウェアルーチンの制御下で、バスに対するインタフェースを提供する。また、第3のファームウェアルーチンは、第1の入力値がバスを経て与えられると、第1のファームウェアルーチンを呼び出すように構成され、それによって第1の定義済みの結果を生じる。第2のコアおよびシェルについても同様のことが成立つように構成される。このようなファームウェア構造は、コアおよびシェルならびに対応するファームウェアルーチンが、別の集積回路設計において再使用可能である。
請求項（抜粋）：
第1のファームウェアルーチンの制御下で、第1のコアに対する第1の入力値に基づいて演算して第1の定義済みの結果を生じるように構成された第1のコア;第2のファームウェアルーチンの制御下で、第2のコアに対する第2の入力値に基づいて演算して第2の定義済みの結果を生じるように構成された第2のコア;前記第1のコアが結合されている第1のシェルであって、ここで前記第1のシェルはバスに結合され、かつ前記第1のシェルは第3のファームウェアルーチンの制御下で、前記バスへのインタフェースを提供するように構成され、かつ前記第3のファームウェアルーチンは、前記第1の入力値が前記バスを経て与えられると前記第1のファームウェアルーチンを呼び出すように構成され、それによって前記第1の定義済みの結果が生じるところの第1のシェル;および前記第2のコアが結合されている第2のシェルであって、ここで前記第2のシェルは前記バスに結合され、かつ前記第2のシェルは第4のファームウェアルーチンの制御下で、前記バスへのインタフェースを提供するように構成され、かつ前記第4のファームウェアルーチンは、前記第2の入力値が前記バスを経て与えられると前記第2のファームウェアルーチンを呼び出すように構成され、それによって前記第2の定義済みの結果が生じるところの第2のシェルを含む集積回路。
IPC (2件)：
FI (2件)：
H01L 21/82 C
, G06F 15/60 670
