特許

J-GLOBAL ID：200903038186475588

入力回路

発明者： 森 美幸
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 熊谷 雄太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-270246
公開番号（公開出願番号）：特開平6-120806
出願日： 1992年10月08日
公開日（公表日）： 1994年04月28日
要約：

【要約】【目的】 従来の入力回路ではTTLレベルまたはCMOSレベルのどちらかの規格しか満足しなかったが、両規格を満足する入力回路を提供する。【構成】 Pチャネル型MOSトランジスタ1と、Pチャネル型MOSトランジスタ2と、Nチャネル型MOSトランジスタ3と、Nチャネル型MOSトランジスタ4と、定電流源9とで差動増幅器を構成し、判定レベル発生回路8で発生させた判定レベル(約1.5V程度)と、外部入力端子IN1から入力してきた信号のレベルを差動増幅器で比較し、判定レベルより入力信号のレベルが低い場合にはハイレベルを出力し、判定レベルより入力信号が高い場合にはロウレベルを出力する。差動増幅器から出力した信号はインバータ10に入力され、インバータ10の出力は、入力信号と同相の出力信号を出力する。

請求項（抜粋）：

ソースが電源に接続されドレインとゲートが所定の接点A3に接続される第1のPチャネル型MOSトランジスタと、ドレインが前記接点A3に接続されゲートが判定レベル発生回路の出力端に接続されソースが所定の接点A4に接続されている第1のNチャネル型MOSトランジスタと、前記接点A4に接続されている定電流源と、ソースが前記接点A4に接続されゲートが外部入力端子に接続されドレインが所定の接点A2に接続している第2のNチャネル型MOSトランジスタと、ソースが電源に接続されゲートが前記接点A3に接続されドレインが前記接点A2に接続されている第2のPチャネル型MOSトランジスタと、入力端が前記接点A2に接続されているインバータとを備え、TTLレベルおよびCMOSレベルの両規格を満足させることを特徴とする入力回路。

IPC (4件)：

H03K 19/0185 ,  H03K 5/02 ,  H03K 5/08 ,  H03K 19/0175

FI (2件)：

H03K 19/00 101 D ,  H03K 19/00 101 K

引用特許：

審査官引用 (1件)

• 特開平4-109711