特許

J-GLOBAL ID：200903038195929583

ASICのテストパターン作成装置

発明者： 鈴木 克明
出願人/特許権者： ブラザー工業株式会社
代理人 (1件)： 足立 勉
公報種別：公開公報
出願番号（国際出願番号）：特願平9-121096
公開番号（公開出願番号）：特開平10-311871
出願日： 1997年05月12日
公開日（公表日）： 1998年11月24日
要約：

【要約】【課題】 ASICのテストパターンを簡単に作成でき、その作成工数を大幅に削減するASICのテストパターン編集装置を提供する。【解決手段】 CRTディスプレイ17及びキーボード18を用いて、人間向きのニーモニックでニーモニックパターンを入力する。CPU11は、ROM12に記憶された変換プログラムに基づく処理を実行し、RAM13に予め記憶されたニーモニックと機能単位テストパターンとの対応関係を参照して、ニーモニックパターン中のニーモニックを論理シミュレータ20に入力可能な機能単位テストパターンに変換すると共に、そのニーモニックを対応する機能単位テストパターンの注釈行として機能単位テストパターンの先頭に付加する。

請求項（抜粋）：

ASICの所定の機能をテストするための機能単位テストパターンによって構成されるテストパターンを作成するASICのテストパターン作成装置であって、前記機能単位テストパターンにそれぞれ対応して定義されたニーモニックによって記述されるニーモニックパターンを入力する入力手段と、前記機能単位テストパターンと前記ニーモニックとの対応関係を記憶する対応関係記憶手段と、該対応関係記憶手段に記憶されている対応関係に基づいて、前記入力手段によって入力された前記ニーモニックパターン中の前記ニーモニックを前記機能単位テストパターンに変換することによって、前記ニーモニックパターンを前記テストパターンに変換する変換手段とを備えることを特徴とするASICのテストパターン作成装置。

IPC (2件)：

G01R 31/3183 ,  G06F 11/22 310

FI (2件)：

G01R 31/28 Q ,  G06F 11/22 310 B