特許

J-GLOBAL ID：200903038196189516

半導体装置およびその製造方法

発明者： 堀内 勝忠 ,  本間 紀之
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平5-002486
公開番号（公開出願番号）：特開平6-208994
出願日： 1993年01月11日
公開日（公表日）： 1994年07月26日
要約：

【要約】【目的】多層配線構造を有する半導体装置の所要製造時間数を大幅に低減し、良品歩留を向上させるとともに、配線を多層化して、集積密度と動作速度が極めて高い半導体装置を提供する。【構成】多層配線の少なくとも一部を石英基板のような透光性基板上に形成し、電子線プローブなどを用いた検査によって良品を選別した後、他の半導体基板に別途形成された半製品の半導体装置と接着して、半導体装置を完成させる。【効果】所要製造時間数が大幅に減少するとともに、製品歩留まりも大幅に向上する。さらに、配線層の多層化が容易であり、集積密度と動作速度が著しく向上する。

請求項（抜粋）：

複数の半導体素子が形成されている半導体基板と、当該半導体基板上に形成され、上記半導体素子と電気的に接続された少なくとも1層の配線層を有する第1の配線構造体と、当該第1の配線構造体の有する上記配線層と電気的に接続された複数の配線層を有し、上記第1の配線構造体上に接着層を介して接着された第2の配線構造体を少なくとも具備したことを特徴とする半導体装置。

IPC (5件)：

H01L 21/3205 ,  H01L 21/318 ,  H01L 21/90 ,  H01L 27/06 ,  H01L 21/66

FI (2件)：

H01L 21/88 K ,  H01L 27/06 321 A

引用特許：

審査官引用 (2件)

• 特開平4-258462
  
• 特開平2-164978