特許
J-GLOBAL ID：200903038212353925
電界効果トランジスタ,及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-274592
公開番号（公開出願番号）：特開平10-125901
出願日： 1996年10月17日
公開日（公表日）： 1998年05月15日
要約：
【要約】【課題】 デバイス特性を低下させることなく、信頼性を向上させることができる電界効果トランジスタ,及びその製造方法を提供すること。【解決手段】 オーミックコンタクト層7に設けられた開口部19の底面に露出したi-AlInAsショットキコンタクト層6上にゲート電極10を形成した後、基板1上の半導体層全体を真空中でアニールして、ショットキコンタクト層6の表面に付着したフッ素を除去し、開口部19の底面のショットキコンタクト層6が大気に触れないように、真空アニール工程に連続して、開口部19内に選択的にAl,In,及びAsの原子のうちの3つを同時に含まない半導体材料からなる表面保護膜14をエピタキシャル成長させた。
請求項（抜粋）：
半絶縁性III-V族化合物半導体基板と、該基板上に配置されたチャネル層と、該チャネル層上に配置された、n型不純物を有するAlAsとInAsとを含む混晶化合物半導体層からなる電子供給層と、該電子供給層上に配置されたn型不純物を高濃度に含むオーミックコンタクト層と、該オーミックコンタクト層上にオーミック接触するよう配置されたソース電極及びドレイン電極と、上記オーミックコンタクト層の上記ソース電極とドレイン電極とに挟まれた領域に形成された、該オーミックコンタクト層の厚さよりも深い深さを有する開口部と、該開口部の底面の一部領域上にショットキ接触するよう配置されたゲート電極と、上記開口部の底面の、上記ゲート電極が形成されている領域以外の領域全面に配置された、Al,In,及びAsの原子のうちの3つを同時に含まない半導体材料からなる表面保護膜とを備えたことを特徴とする電界効果トランジスタ。
IPC (3件)：
H01L 29/778
, H01L 21/338
, H01L 29/812
H01L 29/80 H
, H01L 29/80 Q
