特許

J-GLOBAL ID：200903038230358942

半導体装置及びその製造方法

発明者： ダグラス ビー バトラー
出願人/特許権者： ユナイテッド メモリズ,インコーポレイテッド ,  日鉄セミコンダクター株式会社
代理人 (1件)： 田北 嵩晴
公報種別：公開公報
出願番号（国際出願番号）：特願平8-356443
公開番号（公開出願番号）：特開平9-213908
出願日： 1996年12月26日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】 メモリ・セルであるキャパシタ導体の面積を増大させた半導体装置を提供すること。【解決手段】 0.4μm或いはそれ以下の設計基準に従って構成された、DRAM等のメモリ・セルの一部として使用されるキャパシタが設けられ、このキャパシタは、DRAMのメモリ・トランジスタに接続され且つこのDRAMのビット・ライン上方に横たわってCOBアレイを提供し得る、十字形状のキャパシタ電極を含む。絶縁層がメモリ・トランジスタの上方に横たわり、次いで十字形状キャパシタ電極がその絶縁層上に横たわっている。誘電体層及び追従的なキャパシタ電極が、十字形状キャパシタ電極に関連して配列されて、キャパシタを完成している。十字形状キャパシタ電極は、その十字形状電極の各アームが約0.4μm幅であると共に、約0.2μm或いはそれ以上の厚み、約1.6μmの長さ、約1.6μmの幅となるように寸法付けることが可能であり、この電極の横方向側部が、それらが含まれたキャパシタの容量を増大すべく、キャパシタ電極の表面積に寄与している。

請求項（抜粋）：

半導体メモリ・セルからなる半導体装置において、前記メモリ・セルを含む半導体基板と、前記メモリ・セルに接続された十字形状キャパシタ電極を有するメモリ・キャパシタとを備え、前記キャパシタは、DRAMの一部として用いられるキャパシタであって、前記基板上の絶縁層と、前記絶縁層上の十字形状導体と、前記十字形状導体上の誘電体層と、前記十字形状導体と共にキャパシタを形成する前記誘電体層上の略追従的な導体と、前記DRAMから前記十字形状導体まで前記絶縁層を貫通するコンタクトと、からなることを特徴とする半導体装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/10 621 Z ,  H01L 27/04 C