特許
J-GLOBAL ID：200903038258743566
デジタル画像CODEC(圧縮及び伸長)プロセッサ用ブロック制御方法及び装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
頓宮 孝一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-084742
公開番号（公開出願番号）：特開平6-062262
出願日： 1993年04月12日
公開日（公表日）： 1994年03月04日
要約：
【要約】【目的】 画像の処理中、処理制御パラメータを動的な方法で修正することができ、さらにブロック単位での自動的かつ柔軟なパイプライン制御方法及び装置を提供すること。【構成】 画像データ入力バッファ28は、各画像データブロックについて、関連する画像データブロックの処理の制御のための制御情報を記憶する。アドレスバッファ34はアドレスを記憶するが、その各アドレスは画像メモリ22内でのアドレスブロックの最初のアドレスを示す。ローカルコントローラ18は、アドレスバッファへ書き込まれるアドレスに反応して、処理対象ブロックの制御情報を読み出し、その読み出した情報に従いCODEC24の動作を開始して離散的コサイン変換プロセス及び離散的コサイン変換量子化プロセスを実行させる。
請求項（抜粋）：
複数のデータブロックを順次処理するための装置であって、データブロックの処理手段と、1個以上の処理されるデータブロックをバッファリングする手段で、バッファリングされたデータブロックを該処理手段へ出力するために、該処理手段の入力へ接続されている出力を持ち、バッファリングされた各データブロックと関連して、関連するデータブロックの処理を制御するために、1個以上の処理制御機能を該処理手段に指定するための情報をバッファリングしかつ出力する前記バッファリング手段とからなる、前記装置。
IPC (5件)：
H04N 1/415
, G06F 15/66 330
, H03M 7/30
, H04N 1/41
, H04N 7/133
