特許
J-GLOBAL ID：200903038279526409
半導体装置及びその製法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
田中 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平4-189906
公開番号（公開出願番号）：特開平6-164065
出願日： 1992年06月24日
公開日（公表日）： 1994年06月10日
要約：
【要約】 (修正有)【目的】 下記の【構成】に述べられた半導体装置において、構内に電流阻止用層としての第3の半導体層が形成され、それを夾んで電極層が形成されている半導体装置を、上記第3の半導体層を各部一様の厚さを有するように製造し、2つの光素子としての機能を満足に発揮させる。【構成】 半導体基板1上に、半導体積層体4を形成し、その上に、第1の窓を有するマスク層を形成し、上記4に対する上記マスク層をマスクとする第1のエッチング処理によって、上記3に第2の窓を形成し、上記4に対する上記マスク層をマスクとする第2のエッチング処理によって溝を、その内面上縁が上記3の下に位置するように形成し、溝内に電流阻止用層としての第3の半導体層を、上記第2の半導体層の下面の、それに臨む領域に接して形成し、マスク層を除去し、上記半導体積層体4上に、上記第3の半導体層を夾んだ両位置において、第1及び第2の電極層を形成する順次の工程を有する。
請求項（抜粋）：
半導体基板上に、素子形成用層としての第1の半導体層と、電極用層としての第2の半導体層とがそれらの順に積層されている半導体積層体が形成され、上記半導体積層体の第2の半導体層に、上記第1の半導体層を外部に臨ませる窓が形成され、上記半導体積層体の第1の半導体層に、上記第2の半導体層の窓に対応している位置において、溝が形成され、上記半導体積層体上に、上記第1の半導体層の溝内において、電流阻止用層としての第3の半導体層が形成され、上記半導体積層体上に、上記第3の半導体層を挟んだ両位置において、第1及び第2の電極層がそれぞれ形成されている半導体装置において、上記溝が、その内面上縁でみて、上記窓に比し大きな形状を有することによって上記第2の半導体層下に位置し、よって、上記第2の半導体層が、上記第3の半導体層上にそれに接して延長していることを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
