特許

J-GLOBAL ID：200903038309732262

半導体メモリ回路

発明者： 松本 一也
出願人/特許権者： 住友電気工業株式会社
代理人 (1件)： 長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-164670
公開番号（公開出願番号）：特開平5-012879
出願日： 1991年07月04日
公開日（公表日）： 1993年01月22日
要約：

【要約】【目的】 本発明の係る半導体メモリ回路は、データ読み出し時のデータ線の充放電時間を短縮する。【構成】 本発明に係る半導体メモリ回路は、トランジスタと負荷素子とから構成されるインバータ回路を2回路用いて構成されたフリップフロップを基本構成とする。そして、インバータ回路の出力端に制御電極が接続されるとともに、当該出力端の信号に基づきインバータ回路の状態に応じた信号が現われる電極がデータ線に接続された出力トランジスタと、この出力トランジスタの残りの電極が接続された読み出し用ワード線とを備えている。

請求項（抜粋）：

トランジスタと負荷素子とから構成されるインバータ回路を2回路用いて構成されたフリップフロップ回路を有する半導体メモリ回路において、前記インバータ回路の出力端に制御電極が接続されるとともに当該出力端の信号に基づきインバータ回路の状態に応じた信号が現われる電極がデータ線に接続された出力トランジスタと、この出力トランジスタの残りの電極が接続された読み出し用ワード線とを備えることを特徴とする半導体メモリ回路。