特許
J-GLOBAL ID：200903038312266728
不揮発性半導体メモリ及びそのテスト方法
発明者：
,
出願人/特許権者：
代理人 (7件)：
鈴江 武彦
, 村松 貞男
, 坪井 淳
, 橋本 良郎
, 河野 哲
, 中村 誠
, 河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-204442
公開番号（公開出願番号）：特開2004-046985
出願日： 2002年07月12日
公開日（公表日）： 2004年02月12日
要約：
【課題】チップ毎の書き込みの開始電圧の適正値を、複数の書き込み単位から得られた平均値で設定し、メモリの動作を安定化する。【解決手段】NAND型フラッシュメモリにおいて、書き込みの各ステップで電圧を変化させながらベリファイ書き込みを行なう際、書込電圧データを書込電圧制御回路77に供給するためのバイナリカウンタ71に書込電圧の初期値を設定した後、クロック信号をカウントさせて各ステップにおける書込電圧を高くしていき、ベリファイ書き込みをパスするまでターゲットとなる書き込み単位に対してベリファイ書き込みをレジスタ73の指定回数まで繰り返す。この動作を複数の書き込み単位に対してレジスタ75の指定回数まで繰り返し、カウンタ74が示す書込電圧の累積値の平均をとってメモリチップの書き込み開始電圧の適正値を求めて不揮発性記憶素子76に記憶する。【選択図】 図7
請求項（抜粋）：
不揮発性のメモリセルアレイと、
前記メモリセルアレイ内の1つの書き込み単位に対する書き込みおよびベリファイを繰り返して前記書き込み単位に対するベリファイ書き込みを完了する書き込み回路と、
前記書き込み回路により繰り返し行われる書き込みの各ステップで書き込み電圧を変化させる書き込み電圧制御回路
とをメモリチップに具備し、前記書き込み電圧制御回路は、
書き込み電圧の初期値が設定された後、前記ベリファイの結果がフェイルする毎に供給される第1のクロック信号をカウントし、出力データを前記ベリファイ書き込みの各ステップにおける書き込み電圧のデータとして前記書き込み回路に供給する第1のバイナリカウンタと、
ターゲットとなる書き込み単位に対する前記書き込みおよびベリファイの繰り返し回数を設定するためのデータを保持する第1のレジスタと、
第1のタイミングでリセットされ、前記ターゲットとなる書き込み単位に対するベリファイ書き込みを前記第1のレジスタに設定された回数繰り返しても前記ベリファイ書き込みの結果がフェイルの場合に供給される第2のクロック信号をカウントし、出力データを前記第1のバイナリカウンタに書き込み電圧の初期値として供給する第2のバイナリカウンタと、
前記メモリチップの書き込み開始電圧の適正値を求めるテストをいくつの書き込み単位で実施したかを記憶する第2のレジスタと、
第2のタイミングでリセットされ、前記第2のレジスタにより指定された回数に対応する複数の書き込み単位に対して前記ベリファイ書き込みを行った結果として得られる前記第2のバイナリカウンタの内容の累積値に相当する値を記憶する累積値記憶回路と、
前記累積値記憶回路の記憶内容および前記第2のレジスタの記憶内容にしたがって前記メモリチップの書き込み開始電圧の適正値を記憶する不揮発性記憶素子とを具備することを特徴とする不揮発性半導体メモリ。
IPC (2件)：
FI (6件)：
G11C29/00 655M
, G11C29/00 652
, G11C17/00 601Z
, G11C17/00 611A
, G11C17/00 611E
, G11C17/00 612B
5B025AD04
, 5B025AD08
, 5B025AD16
, 5B025AE09
, 5L106AA10
, 5L106DD24
, 5L106EE04
, 5L106GG07
