特許

J-GLOBAL ID：200903038313709577

情報処理システム

発明者： 飛田 庸博 ,  関 行宏 ,  服部 隆一 ,  足立 茂美 ,  久田 義明
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-029089
公開番号（公開出願番号）：特開平8-221375
出願日： 1995年02月17日
公開日（公表日）： 1996年08月30日
要約：

【要約】【目的】複数のプロセッサで構成されるマルチプロセッサシステムにおいて、障害発生時に障害を生成したプロセッサを切り放し正常動作するプロセッサのみを選択して再起動するリセット処理を実施する。【構成】システムボード30上にディスエイブルレジスタ41を設け、前記レジスタの各プロセッサの有効/無効を設定するビット情報とすべてのプロセッサに共通のリセット信号421との論理和を各プロセッサに入力するリセット信号に割り当てる。また、前記レジスタは、標準バス32から設定及び読み出しが可能な構成とする。【効果】前記ディスエイブルレジスタのビット情報が1にセットされているプロセッサへのリセット信号は常に"H"レベル状態となり、処理を開始できず切り放された状態となる。

請求項（抜粋）：

複数のリセット処理の対象となる処理装置で構成される情報処理システムにおいて、前記各処理装置への共通のリセット信号を生成するリセット信号生成手段と、前記各処理装置の有効、無効を示す情報を任意に設定可能なレジスタとを有し、前記レジスタの設定により該当する情報が無効に設定される処理装置は処理を停止し、有効に設定される処理装置のみが処理を継続する構成であることを特徴とした情報処理システム。

引用特許：

審査官引用 (3件)

• 特開昭54-087148
  
• 特開昭63-292239
  
• 特開昭64-051562