特許
J-GLOBAL ID：200903038318521061
不揮発性メモリ装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-120426
公開番号（公開出願番号）：特開平5-315622
出願日： 1992年05月13日
公開日（公表日）： 1993年11月26日
要約：
【要約】【目的】 不揮発性メモリ装置の高集積度を維持しつつ、カップリング比の増大を図る。【構成】 半導体基板50に溝51を設け、溝の側面及び底面を絶縁体膜58で覆い、かつ絶縁体膜の中央に貫通孔58a を設けてある。この絶縁体膜の側壁から溝の中央にむかって制御ゲート用導電体膜60、第1絶縁体膜62、浮遊ゲート用導電体膜64、第2絶縁体膜66、ドレイン引き出し電極72が設けてある。また、溝51の底面に設けられた貫通孔の下にはドレイン領域があり、溝51の周囲の表面部分にソース領域を設けてある。また、製造方法としては、溝形成済の半導体基盤50の上側全面に導電体膜を形成する場合、薄膜を異方エッチングによって形成する。このようにして構成された不揮発性メモリ装置はKw が大きいため効率の良い書き込み・消去が可能となり、かつ、電源電圧低減などにも優れている。
請求項（抜粋）：
半導体基板に溝を設けてあり、該溝の側壁と底面とに絶縁膜であってそれの前記溝底面の中央に当たる部分に貫通孔を有する絶縁膜を設けてあり、前記絶縁膜の側壁部分上に前記溝の中央に向かって、導電体膜と絶縁体膜とを交互にかつ溝中央部が導電体膜となるように複数設けてあり、前記複数の導電体膜のうちの1つは制御ゲート用導電体膜であり、他の1つの導電体膜は浮遊ゲート用導電体膜であり、前記半導体基板の、前記貫通孔の下側に当たる部分にソース領域及びドレイン領域の一方を設けてあり、該半導体基板の、前記溝周囲の表面部分にソース領域及びドレイン領域の他方を設けてあること、を特徴とする不揮発性メモリ装置。
IPC (2件)：
H01L 29/788
, H01L 29/792
