特許
J-GLOBAL ID：200903038353751045
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-226861
公開番号（公開出願番号）：特開平6-208789
出願日： 1984年08月31日
公開日（公表日）： 1994年07月26日
要約：
【要約】【目的】 高集積度と低消費電力化を図った半導体記憶装置を提供する。【構成】 発振回路と、上記発振回路の出力信号を受ける第1及び第2のバッファ回路を有するバッファ回路と、上記発振回路の出力の上記バッファ回路への伝達を制御するゲート回路と、上記バッファ回路の出力を受けて負の電圧を得、基板へ電流を供給する整流回路とを含む基板バックバイアス電圧発生回路と、上記基板バックバイアス電圧のレベルを検出して制御信号を出力するレベル検出回路とを含み、上記発振回路が動作している状態において、上記ゲート回路を上記制御信号に基づいて制御することにより、上記基板への電流供給能力を変更させる。【効果】 基板バックバイアス電圧のレベルをモニターして基板バックバイアス電圧を形成する発振回路とその整流回路の動作を選択的に停止させることにより、実質的に無駄とされる電流消費を抑えることができる。これによって、基板バックバイアス電圧発生回路を内蔵した半導体記憶装置の低消費電力化を図ることができる。
請求項（抜粋）：
基板バックバイアス電圧が供給される基板ゲートをもつ絶縁ゲート電界効果トランジスタを含む第1の回路と、発振回路と、上記発振回路の出力信号を受ける第1及び第2のバッファ回路を有するバッファ回路と、上記発振回路の出力の上記バッファ回路への伝達を制御するゲート回路と、上記バッファ回路の出力を受けて負の電圧を得、基板へ電流を供給する整流回路とを含む基板バックバイアス電圧発生回路と、上記基板バックバイアス電圧のレベルを検出して制御信号を出力するレベル検出回路とを含み、上記発振回路が動作している状態において、上記ゲート回路を上記制御信号に基づいて制御することにより、上記基板への電流供給能力を変更させるように構成したことを特徴とする半導体記憶装置。
IPC (2件)：
引用特許：
審査官引用 (3件)
-
特開昭57-142032
-
特開昭57-121269
-
特開昭58-105563
前のページに戻る
