特許
J-GLOBAL ID：200903038358457668
デジタル・アナログ変換回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-219019
公開番号（公開出願番号）：特開平9-064744
出願日： 1995年08月28日
公開日（公表日）： 1997年03月07日
要約：
【要約】【課題】変換ビット数が多い場合でも所望のアナログ電圧を高精度で出力でき、小さなパターン面積で実現し得るDA変換回路を提供する。【解決手段】nビットのデジタルコード入力B0〜B9のうちの上位i(i<n)ビットのコードB4〜B9がその最下位ビットB4の重みを有する1ビットのオフセット入力BRofs 、BLofs とともに入力し、互いに異なる入力をDA変換して異なる値のDA変換電圧を出力する2個のラダー抵抗方式DA変換回路部11、12と、2個のラダー抵抗方式DA変換回路部の各DA変換出力ノード11a、12a間に挿入接続され、デジタルコード入力のうちの残りの下位j(j<n、j=n-i)ビットB0〜B3をDA変換するストリング抵抗方式DA変換回路部13とを具備する。
請求項（抜粋）：
nビットのデジタルコード入力のうちの上位i(i<n)ビットのコードが上記iビット入力のうちの最下位ビットの重みを有する1ビットのオフセット入力とともに入力し、これをDA変換して第1のノードにDA変換電圧を出力する第1のラダー抵抗方式DA変換回路部と、同じく前記nビットのデジタルコード入力のうちの上位i(i<n)ビットが1ビットのオフセット入力とともに入力し、これをDA変換して第2のノードに前記第1のノードのDA変換電圧とは異なる値のDA変換電圧を出力する第2のラダー抵抗方式DA変換回路部と、上記2個のラダー抵抗方式DA変換回路部の第1のノード・第2のノード間に挿入接続され、前記nビットのデジタルコード入力のうちの残りの下位j(j<n、j=n-i)ビットをDA変換するストリング抵抗方式DA変換回路部とを具備することを特徴とするデジタル・アナログ変換回路。
IPC (2件)：
FI (2件)：
引用特許：
審査官引用 (3件)
-
特開平1-265724
-
特開昭63-246927
-
特開昭64-024514
前のページに戻る
