特許

J-GLOBAL ID：200903038358919556

半導体メモリ装置

発明者： 田中 陽
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-013110
公開番号（公開出願番号）：特開平8-204035
出願日： 1995年01月30日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】フローティングゲートに対して電子の注入・引き抜きを行う際に、基板に漏れる電流を可及的に少なくした半導体メモリ装置を提供する。【構成】基板10表面のゲート絶縁膜11上に形成されたフローティングゲート12を有し、このフローティングゲート12に対して基板10に形成したソース・ドレイン拡散層20、21から該ゲート絶縁膜11を介して電子の注入・引き抜きを行うことにより電気的に書き込み・消去ができる半導体メモリ装置において、ゲート絶縁膜11の下の基板10表面近傍にソース・ドレイン拡散層20、21と同型の基板電流抑止用拡散層22を設け、フローティングゲート12への電子の注入・引き抜きの際の基板10への漏電抑止領域とする。

請求項（抜粋）：

基板表面のゲート絶縁膜上に形成されたフローティングゲートを有し、このフローティングゲートに対して基板に形成したソース・ドレイン拡散層から該ゲート絶縁膜を介して電子の注入・引き抜きを行うことにより電気的に書き込み・消去ができる半導体メモリ装置において、ゲート絶縁膜の下の基板表面近傍にソース・ドレイン拡散層と同型の基板電流抑止用拡散層を設け、フローティングゲートへの電子の注入・引き抜きの際の基板への漏電抑止領域としたことを特徴とする半導体メモリ装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

引用特許：

審査官引用 (1件)

• 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-097852   出願人：三菱電機株式会社