特許
J-GLOBAL ID：200903038359826381
液晶表示装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-243115
公開番号（公開出願番号）：特開平7-104311
出願日： 1993年09月29日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】冗長構造を採用し、高歩留りが得られ、かつ正常画素とリペア後の画素との表示特性の差を小さくできる液晶表示装置を提供する。【構成】第1の薄膜トランジスタ101は画素電極105から電気的に切離し可能な切断部111を有し、第2の薄膜トランジスタ102はソース電極経路に画素電極105に対して電気的に接続可能な接続部109を設けている。第2の薄膜トランジスタ102は接続部109の寄生容量を使って、第1の薄膜トランジスタ101が画素電極105に電気的に接続されている状態下での走査線・画素電極間容量と第1の薄膜トランジスタ101が画素電極105から電気的に切離され代りに第2の薄膜トランジスタ102が画素電極105に電気的に接続された状態下での走査線・画素電極間容量との差を低減させている。
請求項（抜粋）：
隣接する2本の走査線と隣接する2本の信号線との交差領域内に、少なくとも薄膜トランジスタと画素電極とを含む画素を設けてなる液晶表示装置において、前記薄膜トランジスタは1画素あたり複数個設けられ、これら複数の薄膜トランジスタのうちの少なくとも1個は前記画素電極から電気的に切離し可能な切断部を備え、他の薄膜トランジスタはソース電極経路に前記画素電極に対して電気的に接続可能な接続部を備えており、前記接続部を備えた薄膜トランジスタは、前記切断部を備えた薄膜トランジスタが前記画素電極に電気的に接続されている状態下での走査線・画素電極間容量と前記切断部を備えた薄膜トランジスタが前記画素電極から電気的に切離される代りに前記接続部を備えた薄膜トランジスタが前記画素電極に電気的に接続された状態下での走査線・画素電極間容量との差を前記ソース電極経路の配置で決まる寄生容量で低減させてなることを特徴とする液晶表示装置。
IPC (4件)：
G02F 1/136 500
, G02F 1/1343
, G09F 9/35
, H01L 29/786
