特許
J-GLOBAL ID：200903038420749824
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
木村 高久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-347849
公開番号（公開出願番号）：特開平6-204456
出願日： 1992年12月28日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】 本発明は、微細化に際しても短チャネル効果を抑制することができ、高速性能を発揮することのできる半導体装置を提供することを目的とする。【構成】 本発明では、ソース・ドレイン電極19a,19bをゲート絶縁膜13とゲート電極14との界面よりも上方に形成するとともに、このソース・ドレイン拡散層内に溝を形成し、この溝に金属膜26を形成するようにしている。
請求項（抜粋）：
第1の導電型の半導体基板表面に形成された第2の導電型のソース・ドレイン領域と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極とを含み、前記ソース・ドレイン領域上に、それぞれソース・ドレイン電極が形成され該ソース・ドレイン電極に溝が、その底部が前記ソース・ドレイン領域とゲート絶縁膜との界面またはそれより上方に位置するように形成され、この溝内に電極が形成されてなることを特徴とする半導体装置。
IPC (3件)：
H01L 29/46
, H01L 21/28 301
, H01L 21/90
