回路素子の形成方法および多層回路素子

発明者： , ,
出願人/特許権者：
代理人 (1件)：小山有
公報種別：公開公報
出願番号（国際出願番号）：特願2005-006816
公開番号（公開出願番号）：特開2006-196705
出願日： 2005年01月13日
公開日（公表日）： 2006年07月27日
要約：

【課題】裏面にも回路を形成したチップの製造方法を提供する。【解決手段】半導体ウェーハWの裏面にレジストを塗布し、露光・現像を施してパターンを形成する。次いで半導体ウェーハW(Si)を酸化膜が露出するまでエッチングし、更にボトム酸化膜もエッチングにて除いてA面側に形成されている回路を露出させ、前記レジストをアッシングにて除去し薬品洗浄することでコンタクトホールとする。次いで、コンタクトホール表面にデポジション法にて酸化膜を形成した後、A面側の回路にかかる部分の酸化膜をエッチングにて除去し、薬品洗浄した後にバリアシード(TiN/Cu)を形成する。次いで、Cuメッキを施しドライフィルム(レジストフィルム)を貼り付け、露光・現像にてパターンを形成し、エッチングした後にレジストフィルムを除去して裏面側の回路が形成される。【選択図】図2

請求項（抜粋）：

回路を形成した基板の表面に剛性を有するサポートプレートを貼り付け、この状態で基板の裏面を研削して薄板化し、次いで基板の裏面に回路を形成し、この回路を形成した裏面にダイシングテープを貼り合わせ、この後、基板の表面からサポートプレートを剥離し、個々の素子に切断することを特徴とする回路素子の形成方法。

IPC (7件)：

H01L 21/304 , H01L 21/02 , H01L 23/52 , H01L 21/320 , H01L 25/18 , H01L 25/07 , H01L 25/065

FI (4件)：

H01L21/304 622J , H01L21/02 C , H01L21/88 J , H01L25/08 Z

Fターム (9件)：

5F033HH07 , 5F033HH11 , 5F033HH33 , 5F033JJ11 , 5F033JJ33 , 5F033MM05 , 5F033MM30 , 5F033TT06 , 5F033TT07

引用特許：

出願人引用 (3件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願2001-068254 出願人：株式会社日立製作所
接着および剥離法
公報種別：公開公報出願番号：特願2000-401077 出願人：三菱瓦斯化学株式会社
電子部品の製造法
公報種別：公開公報出願番号：特願2000-194077 出願人：三菱瓦斯化学株式会社

審査官引用 (12件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平11-367942 出願人：株式会社日立製作所, 日立東部セミコンダクタ株式会社
半導体ウエーハの処理方法
公報種別：公開公報出願番号：特願2002-319279 出願人：株式会社ディスコ
半導体装置の製造方法
公報種別：公開公報出願番号：特願2003-103801 出願人：関西日本電気株式会社

全件表示

前のページに戻る