特許
J-GLOBAL ID：200903038431484067
ダイナミック型RAM
発明者：
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-160642
公開番号（公開出願番号）：特開平6-005076
出願日： 1992年06月19日
公開日（公表日）： 1994年01月14日
要約：
【要約】【目的】センスアンプ制御用電源を2系統で構成し、ビット線対の機能に応じて、上記センスアンプ制御用電源をコントロールするためのタイミング制御回路により、上記センスアンプ制御用電源の電圧レベルを制御することによって、DRAMのメモリセルへのデータの書き込み時間の高速化を図る。【構成】メモリマット内にセンスアンプへの供給電源を2系統設け、制御回路によって上記センスアンプへの供給電源を立ち上げるタイミングを独立に制御する。データをメモリセルに書き込む場合は、非書き込ビット線対の動作タイミングは早く設定し、書き込みビット線対の動作タイミングは遅く設定する。【効果】メモリセルの書き込み時間の高速化の効果がある。また電流消費を分散させることにより、ノイズの発生を抑える効果がある。
請求項（抜粋）：
CMOSセンスアンプと、該CMOSセンスアンプの動作タイミングを制御するための論理回路および該論理回路と接続されたCMOSセンスアンプへの電源供給手段とを備えるダイナミック型RAMであって、メモリセルに前のデータとは逆のデータを書き込む際、上記データの書換えを行う側のメモリセルと接続されたビット線対と接続された上記CMOSセンスアンプの動作タイミングと、上記データの書き換えを行わない側のメモリセルと接続されたビット線対と接続された上記CMOSセンスアンプとの動作タイミングとを独立に制御することを特徴とするダイナミック型RAM。
IPC (2件)：
G11C 11/409
, H01L 27/10 481
