特許

J-GLOBAL ID：200903038438010729

半導体装置及びその製造方法

発明者： 松本 順子
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 児玉 俊英 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-022881
公開番号（公開出願番号）：特開2002-231906
出願日： 2001年01月31日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】 ワード線17上層にワード線17と交差する方向にビット線24を配設し、さらにその上層にキャパシタのストレージノードを備えるDRAM半導体装置において、ストレージノードを半導体基板1に接続するための接続孔27をビット線24に対して自己整合的に形成する。【解決手段】 ワード線18間に自己整合的に開口された開口部21を埋め込んでプラグ電極22を形成し、Ar/C5F8/CH2F2ガスを用いた反応性イオンエッチングにより、シリコン窒化膜25で被覆されたビット線24に対して自己整合的に層間酸化膜23、26を開口してプラグ電極22に達する接続孔27を形成し、該接続孔開口時にビット線配線方向と平行な方向に接続孔27端部がプラグ電極22を踏み外す様にして接触面積を確保し、下層のワード線17を被覆するシリコン窒化膜19でエッチングストップさせる。

請求項（抜粋）：

半導体基板上に、表面及び側壁に第1のシリコン窒化膜が形成された第1の配線層と、該第1の配線層上の全面に形成された第1の層間酸化膜と、該第1の層間酸化膜に上記第1の配線層に対して自己整合的に開口された開口部を埋め込んで形成されたプラグ電極と、該プラグ電極上の全面に形成された第2の層間酸化膜と、該第2の層間酸化膜上に配設され表面及び側壁に第2のシリコン窒化膜が形成された第2の配線層と、該第2の配線層上の全面に形成された第3の層間酸化膜と、該第3の層間酸化膜に上記第2の配線層に対して自己整合的に開口されて上記プラグ電極に達する接続孔とを備えたことを特徴とする半導体装置。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 ,  H01L 21/3213 ,  H01L 21/768

FI (6件)：

H01L 21/28 F ,  H01L 21/28 M ,  H01L 27/10 681 E ,  H01L 21/88 D ,  H01L 21/90 B ,  H01L 27/10 621 C

Fターム (69件)：

4M104BB01 ,  4M104CC01 ,  4M104DD02 ,  4M104DD04 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD65 ,  4M104DD72 ,  4M104EE05 ,  4M104EE09 ,  4M104EE12 ,  4M104EE17 ,  4M104FF04 ,  4M104FF13 ,  4M104FF14 ,  4M104GG16 ,  4M104HH12 ,  4M104HH14 ,  4M104HH15 ,  4M104HH20 ,  5F033HH04 ,  5F033HH17 ,  5F033HH26 ,  5F033JJ04 ,  5F033KK01 ,  5F033LL04 ,  5F033MM07 ,  5F033MM15 ,  5F033NN12 ,  5F033NN40 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ65 ,  5F033QQ74 ,  5F033RR02 ,  5F033RR06 ,  5F033SS04 ,  5F033SS13 ,  5F033TT02 ,  5F033TT08 ,  5F033VV16 ,  5F033XX01 ,  5F033XX03 ,  5F033XX09 ,  5F033XX15 ,  5F033XX31 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083GA09 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR03 ,  5F083PR29 ,  5F083PR39 ,  5F083PR40