メモリコア編成

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平7-522888
公開番号（公開出願番号）：特表平8-510079
出願日： 1994年11月18日
公開日（公表日）： 1996年10月22日
要約：

【要約】半導体メモリ(10)に接続されたセンス増幅器回路(24)においてセンス増幅器の性能が向上する。カレントミラー回路(341)は、コアメモリに隣接したパストランジスタ(331)の側のデータノード(340)に接続される。カレントミラー回路(440)の他方の側は、メモリ基準セル(441)から与えられる電流を変化させるように接続される。これは、潤滑電流をパストランジスタに与え、コアメモリセルからの電流がない場合にそれが遮断されないのを確実にする。パストランジスタにおけるトランスコンダクタンスレベルがより高いことによって、センス増幅器の速度が向上する。バッファ回路(601、602、603)を介してセンスノードキャパシタンスを減少することによって、速度が向上する。コア内の分散された位置に散在している基準列によって、コア性能が向上する。

請求項（抜粋）：

(a) 選択されたコアメモリセルからそのメモリ状態を示す電流を受取るためのデータノード手段と、 (b) 前記データノード手段から、前記データノード手段によって受取られた電流を反映する電流を受取るためのセンスノード手段と、 (c) 選択された基準セルから、前記基準セルの状態を示す基準電流を受取るための基準ノード手段と、 (d) 第1および第2の基準トランジスタを含む基準カレントミラー回路とを含み、各基準トランジスタは、それぞれのゲート、ドレイン、およびソースノードを有し、前記基準トランジスタのソースノードの各々は、選択された電源電圧に接続され、前記第1および第2の基準トランジスタのゲートノードは、互いに電気的に接続され、前記第1の基準トランジスタのドレインノードは、前記センスノード手段に接続され、前記第2の基準トランジスタのドレインノードは、そのゲートノードに接続され、前記基準ノード手段から、前記基準ノード手段によって受取られた電流を反映する電流が与えられ、前記基準カレントミラー回路は、前記センスノード手段に、前記基準ノード手段から前記第2の基準トランジスタに与えられる電流に比例して基準電流を与えるのに効果的であり、さらに (e) 前記データノード手段の電圧を制限するためのパストランジスタ手段を含み、前記パストランジスタ手段はソースとドレインとを有し、前記ドレインは前記センスノード手段に接続され、前記ソースは前記データノード手段に接続され、さらに (f) 第1および第2の潤滑トランジスタを含む潤滑カレントミラー回路を含み、前記潤滑トランジスタの各々は、それぞれのゲート、ドレイン、およびソースノードを有し、前記潤滑トランジスタのソースノードの各々は、共通ノードに接続され、前記第1および第2の潤滑トランジスタのゲートノードは、互いに電気的に接続され、前記第1の潤滑トランジスタのドレインノードは、前記データノード手段に接続され、前記データノード手段から電流が与えられ、前記第1の潤滑トランジスタのドレインノードは、そのゲートノードと前記データノード手段とに接続され、前記潤滑カレントミラー回路は、前記基準ノード手段および前記基準カレントミラー回路に、前記データノード手段から前記第1の潤滑トランジスタに与えられる潤滑電流に比例して電流を与えるのに効果的であり、さらに、予め定められた量の電流を前記パストランジスタ手段に与えるのに効果的であり、それにより、前記パストランジスタ手段は、コアメモリセルからの電流がない場合でも開いたままである、半導体メモリに接続されたセンス増幅器回路。

前のページに戻る