特許

J-GLOBAL ID：200903038459206550

2のN乗の長さの擬似乱数系列の発生装置

発明者： 朴 ▲ギョン▼龍 ,  徐 正郁 ,  漁 ▲益▼秀
出願人/特許権者： 財団法人韓国電子通信研究所 ,  韓國電氣通信公社
代理人 (1件)： 富田 和子 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-317324
公開番号（公開出願番号）：特開平7-297685
出願日： 1994年12月20日
公開日（公表日）： 1995年11月10日
要約：

【要約】【目的】擬似乱数系列の生成器(Linear Sequence Shift Register, LSSR)の生成多項式から擬似乱数系列(Pseudo-Ranctom Noise Sequence,擬似乱数Sequence)を現在の位置から任意のオフセットの移動値程移すための擬似乱数のマスク(擬似乱数Mask)値を生成する新たな方式と、この方式を利用した擬似乱数系列の発生装置に関する。【構成】擬似乱数系列から希望する位置に一つのビットを添加させて2N長さの擬似乱数系列(maximal length linear sequnce)を生成させるために現在の擬似乱数のマスク値と移動しようとするオフセット移動値から直ちに擬似乱数のマスク値を求め、これと同時に擬似乱数のマスク値に相応する比較値を生成させることによって究極的に願う移動値程移動された1周期が2N長さをもつ擬似乱数系列を発生させる擬似乱数系列の発生装置を提供する。

請求項（抜粋）：

システムクロック信号に同期されて動作し、ロードエネイブル信号によって初期のLSSRステート入力を受け入れてから、系列イネーブル信号によってシフト動作を遂行してPN系列を生成するPN生成手段(100)と、前記PN生成手段の出力を一つの入力として受け入れ、他の一つの入力として比較値を受け入れてから、前記二つの入力が同一であるかを比較して、その結果を示す所定の信号を出力する比較手段(200)と、前記PN生成手段の出力とPNマスクデータを受け入れてマスキングして出力するマスク手段(300)と、前記システムクロック信号およびシステムイネーブル信号に応答して動作され、前記PN生成手段の出力と前記比較値とを比較して前記比較値と同一であるとき、前記PN生成手段の出力値を1周期遅延させて所定のビット位置に1ビットの‘0’が追加されるようにするビット付加手段を備える2のN乗の長さの擬似乱数系列の発生装置において(ここで、Nは0でない正の整数)、シフトクロック信号に同期されて動作し、ロード信号によって初期のPNマスク値を受け入れてから、所定のオフセット値に対応される前記PNマスクデータに変換して出力するPNマスク変換手段(400)と、シフトクロック信号に同期されて動作し、前記ロード信号によってNビットの初期の比較値を受け入れてから、前記PNマスクデータに相応する比較値に変換して前記比較手段の一つの入力として提供する比較値の変換手段(500)とを備え、前記ビット付加手段は、前記比較手段の出力を入力(D)として受け入れて出力するD-フリップフロップ(110)と、前記D-フリップフロップ(110)の出力(Q)に入力が連結されるインバータ(120)と、前記インバータ(120)の出力を一つの入力として受け入れ、他の一つの入力としてはシステムイネーブル信号を受け入れて論理積演算して前記系列イネーブル信号として前記PN生成手段に提供するANDゲート(130)とを備え、前記PNマスク変換手段と前記比較値の変換手段とは、所定のN×N変換行列を使用して前記PNマスクデータと前記変換された比較値とをそれぞれ求めることを特徴とする2のN乗の長さの擬似乱数系列の発生装置。

IPC (2件)：

H03K 3/84 ,  H04B 1/707