特許
J-GLOBAL ID：200903038470300798
半導体装置の特性チェックトランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-049087
公開番号（公開出願番号）：特開平5-251530
出願日： 1992年03月06日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】半導体装置のゲート電極をドライエッチングで形成する際に生じるローディング効果による内部トランジスタと特性チェックトランジスタのゲート電極の寸法差を小とする。【構成】特性チェックトランジスタのゲート電極1のまわりに、ゲート電極と同じ材質、同じ形状の擬似ゲート電極7を形成する。【効果】ローディング効果を最小に抑えることができる。
請求項（抜粋）：
半導体装置の製造過程でその特性値を検査する特性チェックトランジスタにおいて、ゲート電極の近傍にゲート電極と同じ材質でかつ類似の形状をした擬似の電極を配置したことを特徴とする半導体装置の特性チェックトランジスタ。
引用特許：
前のページに戻る
