トレーサ回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-151657
公開番号（公開出願番号）：特開平5-342063
出願日： 1992年06月11日
公開日（公表日）： 1993年12月24日
要約：

【要約】 (修正有)【構成】情報処理装置の内部状態を示す内部状態信号を順次に格納するトレースメモリと、内部状態データが一定時間変化しなかったことを検出してストール信号を出力するストール監視回路とを設け、場合によって、ストール信号無効時に初期値“0”を有し、ストール信号有効時は“0”から“3”をカウントし続けてそのカウント値をトレースデータ選択信号として出力するトレースデータ選択カウンタを設け、ストール信号無効時には内部状態データを、ストール信号有効時には他の内部状態データを選択して内部状態信号として出力するか、または、トレースデータ選択信号が“0”〜“3”のとき相異なった内部状態データを選択して内部状態信号として出力するトレースデータ選択回路とを設ける。【効果】情報処理装置の内部状態が変化しなくなるストール状態において、障害の原因の解析に必要な情報処理装置の内部状態を示す内部状態データを、多量に格納でき障害原因の解析が容易となる。

請求項（抜粋）：

情報処理装置の内部状態を示す内部状態信号を順次に格納するトレースメモリと、前記内部状態信号が一定時間の間変化しなかったことを検出してストール信号を出力するストール監視回路と、前記ストール信号によって前記トレースメモリに書込むデータを切替えるトレースデータ選択回路とを備えることを特徴とするトレーサ回路。

前のページに戻る