特許
J-GLOBAL ID：200903038525451626
MOS型半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-316236
公開番号（公開出願番号）：特開平6-151879
出願日： 1992年10月31日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 EPROMを含む半導体装置の周辺MOSトランジスタを、製造工程を増やすことなく、しかも絶縁膜の信頼度を低下することがない高耐圧の構成とする。【構成】 EPROMを含む半導体装置の高耐圧MOSトランジスタのゲート部を、半導体基板1上に形成された第1の絶縁膜3、第1の電極4、第2の絶縁膜5、及び第1の電極よりも小さいゲート幅の第2の電極6とで構成し、第1の電極4のみが存在するゲート幅方向の第1のゲート電極4に金属配線のコンタクト9を接続し、第1の絶縁膜3をゲート絶縁膜とし、かつ第1の電極4をゲート電極とした構成とする。これにより、高耐圧MOSトランジスタのゲート絶縁膜をEPROMのゲート部と同じゲート絶縁膜で構成でき、絶縁膜の品質を高めて耐圧を向上させる。
請求項（抜粋）：
半導体基板上に形成された第1の絶縁膜と、この上に形成された第1の電極と、この上に形成された第2の絶縁膜と、この上に形成された第2の電極とでゲート部が構成される浮遊ゲート型EPROMを含む半導体装置において、周辺MOSトランジスタのゲート部には、前記第1の絶縁膜,第1の電極、第2の絶縁膜、及び前記第1の電極よりも小さいゲート幅とされた第2の電極とを有し、前記第1の電極のみが存在するゲート幅方向の第1のゲート電極にコンタクトを接続し、前記第1の絶縁膜をゲート絶縁膜とし、かつ第1の電極をゲート電極として構成したことを特徴とするMOS型半導体装置。
IPC (4件)：
H01L 29/788
, H01L 29/792
, H01L 27/115
, H01L 29/784
H01L 29/78 371
, H01L 27/10 434
, H01L 29/78 301 X
