特許
J-GLOBAL ID：200903038551548727
半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-297930
公開番号（公開出願番号）：特開平5-110032
出願日： 1991年10月18日
公開日（公表日）： 1993年04月30日
要約：
【要約】【目的】製造工程が少ないにも拘らず、負荷用トランジスタの活性層と電源線とが安定的に接続されている様にする。【構成】メモリセルの負荷用トランジスタの活性層になっている多結晶Si薄膜43のうちでソース部になっているP+ 領域44は、P+ 型の多結晶Si膜62にコンタクトしており、この多結晶Si膜62はP+ 拡散層57にコンタクトしている。Al配線である電源線22は、コンタクト孔64を介してP+ 拡散層57にコンタクトしている。このため、コンタクト孔64が多結晶Si薄膜43上に形成されている構造に比べて、コンタクト孔64を開孔する際のオーバエッチングのマージンが大きい。しかも、P+ 領域44と多結晶Si膜62とP+ 拡散層57との何れもがP型であるので、これらの間にPN接合が形成されない。
請求項（抜粋）：
第1導電型チャネルの一対の駆動用トランジスタと第2導電型チャネルの一対の負荷用トランジスタとで形成されたフリップフロップを用いてメモリセルが構成されており、半導体薄膜が前記負荷用トランジスタの活性層になっており、前記半導体薄膜よりも上層に電源線が形成されている半導体メモリ装置において、前記半導体薄膜よりも下層の第2導電型の導電層を介して、前記半導体薄膜と前記電源線とが接続されている半導体メモリ装置。
引用特許：
前のページに戻る
