特許

J-GLOBAL ID：200903038580006500

半導体記憶装置

発明者： 辻川 哲也 ,  佐藤 弘 ,  野副 敦史
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平7-117512
公開番号（公開出願番号）：特開平8-315588
出願日： 1995年05月16日
公開日（公表日）： 1996年11月29日
要約：

【要約】【目的】 フラッシュメモリの記憶情報の消去・書込み処理が可能な回数を増やすとともに、その記憶情報の読出しを正確に行なえるようにする。【構成】 同一列のメモリセルの共通ドレインと上記データ線との間にローカルドレイン線を設け、該ローカルドレイン線を第1の選択トランジスタを介して上記データ線に接続させるとともに、上記同一列のメモリセルの共通ソースと電源電圧端子との間にローカルソース線を設け、該ローカルソース線と上記電源電圧端子との間にはそれらを第2の選択トランジスタを設け、上記メモリセルに記憶された情報の読出し時に、上記第1の選択トランジスタを上記第2の選択トランジスタより所定時間早くオンさせるようにした。

請求項（抜粋）：

MOSトランジスタからなるメモリセルがマトリックス状に配置され、且つ互いに直交する方向にワード線及びデータ線が配設され、同一行のFAMOSのコントロールゲートが上記ワード線に接続され、同一列のメモリセルのドレインとソースが対応するデータ線と電源電圧端子に接続可能にされてなるメモリアレイを具えた半導体記憶装置において、上記データ線にはプリチャージ用のトランジスタを接続するとともに、上記同一列のメモリセルの共通ドレインと上記データ線との間にローカルドレイン線を設け、該ローカルドレイン線を第1の選択トランジスタを介して上記データ線に接続させ、また上記複数のメモリセルの共通ソースと電源電圧端子との間にローカルソース線を設け、該ローカルソース線と上記電源電圧端子との間にはそれらを第2の選択トランジスタを設け、上記メモリセルに記憶された情報の読出し時に、上記プリチャージ用トランジスタおよび第1の選択トランジスタを上記第2の選択トランジスタより所定時間早くオンさせるように構成されていることを特徴とする半導体記憶装置。