特許

J-GLOBAL ID：200903038584017190

配線基板の製造方法及び配線基板

発明者： 近藤 進司 ,  伊藤 茂康
出願人/特許権者： ソニー株式会社
代理人 (1件)： 飯阪 泰雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-087661
公開番号（公開出願番号）：特開2002-290029
出願日： 2001年03月26日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】 従来より高精度の回路パターンを形成し得る配線基板の製造方法及び配線基板を提供すること。【解決手段】 焼結した基板1にスルーホール1cと、前記基板1の両面に配線パターン用の溝1a、1bを形成する工程と、前記スルーホール1cと配線パターン用の溝1b、1cに導電ペーストMを充填する工程と、前記導電ペーストMを硬化させる工程とを有する配線基板の製造方法、によって解決される

請求項（抜粋）：

焼結した基板にスルーホールと、前記基板の少なくとも一面に配線パターン用の溝を形成する工程と、前記スルーホールと配線パターン用の溝に導電ペーストを充填する工程と、前記導電ペーストを硬化させる工程とを有することを特徴とする配線基板の製造方法。

IPC (5件)：

H05K 3/40 ,  H05K 3/00 ,  H05K 3/10 ,  H05K 3/12 610 ,  H05K 3/12

FI (5件)：

H05K 3/40 K ,  H05K 3/00 J ,  H05K 3/10 E ,  H05K 3/12 610 H ,  H05K 3/12 610 G

Fターム (12件)：

5E317AA24 ,  5E317BB04 ,  5E317CC17 ,  5E317CD01 ,  5E317CD32 ,  5E317GG14 ,  5E343AA07 ,  5E343AA24 ,  5E343EE33 ,  5E343ER18 ,  5E343FF23 ,  5E343GG08