特許
J-GLOBAL ID:200903038588244280

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 三好 秀和 (外8名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-131594
公開番号(公開出願番号):特開2000-323494
出願日: 1999年05月12日
公開日(公表日): 2000年11月24日
要約:
【要約】【課題】 トレンチゲートを有する半導体装置の電界集中によるゲート酸化膜4の破壊を防止する事のできるゲート酸化膜4の製造方法を提供する。【解決手段】 トレンチの開口用のシリコン表面を選択酸化することによりこの周囲にバーズビークを形成し、その後にトレンチを形成する。このことにより、トレンチの開口部のシリコン表面がテーパーを有するので、トレンチの開口部の周上のゲート酸化膜4の膜厚が、トレンチ側壁上のゲート酸化膜厚と同等となる。
請求項(抜粋):
半導体層の上に耐酸化膜を含む積層膜を形成する工程と、前記積層膜の所定の部分のみを除去する工程と、前記積層膜をマスクとして、前記半導体層の選択酸化を行いバーズビークを形成する工程と、前記積層膜をマスクとして、前記半導体層に達するトレンチを形成する工程と、前記積層膜と前記バーズビークを除去する工程と、前記半導体層の露出面に絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/336 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78
FI (5件):
H01L 29/78 658 F ,  H01L 27/08 102 C ,  H01L 27/08 102 E ,  H01L 29/78 653 C ,  H01L 29/78 656 G
Fターム (13件):
5F048AA05 ,  5F048AB10 ,  5F048AC06 ,  5F048BA02 ,  5F048BA19 ,  5F048BB05 ,  5F048BB19 ,  5F048BC03 ,  5F048BC18 ,  5F048BD07 ,  5F048BG12 ,  5F048DA01 ,  5F048DA25

前のページに戻る