特許

J-GLOBAL ID：200903038596038703

パイプライン処理回路

発明者： 中山 貴司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 五十嵐 省三
公報種別：公開公報
出願番号（国際出願番号）：特願平5-210932
公開番号（公開出願番号）：特開平7-044265
出願日： 1993年08月03日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】 パイプライン処理回路の消費電力を低減すること。【構成】 各ステージは、フリップフロップFF11、...(FF21、...)及び組合せ論理回路C1(C2)よりなる。パイプラインを停止するストール信号STL1、STL2、...はフリップフロップFF10、FF20、...によって1クロック分遅延されている。クロック信号CLKは各ストール信号STL1、STL2、...によってオン、オフされてクロック信号CLK1、CLK2、...となり、これらクロック信号が各ステージのフリップフロップに個別的に供給され、これにより、各ステージのクロック供給/停止が行われる。

請求項（抜粋）：

縦続接続された複数のステージを含むパイプライン処理回路において、前記各ステージ毎に該ステージを駆動させるクロック信号(CLK1、CLK2、...)を供給する複数のクロック信号手段と、前記パイプライン処理回路の動作を停止させるストール信号(STL)を受けて前記各クロック信号手段を停止させる手段(FF10、FF20、...、G1、G2、G3、...)とを具備することを特徴とするパイプライン処理回路。

IPC (2件)：

G06F 1/04 301 ,  G06F 9/38 310

引用特許：

審査官引用 (3件)

• 特開平4-181409
  
• 特開平3-010306
  
• 特開昭60-059441