特許

J-GLOBAL ID：200903038611441714

半導体ウェハー、及びその製造方法

発明者： 藤井 克正 ,  西尾 修 ,  竹中 正浩
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-071057
公開番号（公開出願番号）：特開2005-260070
出願日： 2004年03月12日
公開日（公表日）： 2005年09月22日
要約：

【課題】 NMOS、PMOSの両方のキャリア移動度を向上させることができる半導体ウェハーを提供すること。【解決手段】 半導体ウェハー1は、表面がSiからなる基板3上に、第1のSiGe層5と、第2のSiGe層7と、キャップSi層9とがこの順で積層され、第1のSiGe層5の水平面格子定数はSi本来の格子定数よりも大きく、第2のSiGe層7の垂直面格子定数は、第2のSiGe層7の水平面格子定数よりも大きく、第2のSiGe層7は、圧縮歪みを有し、キャップSi層9は、引張り歪みを有する。 本発明の半導体ウェハー1では、キャップSi層9が引張り歪みを有し、第2のSiGe層7が圧縮歪みを有するので、NMOS、PMOSの両方のキャリア移動度を向上させることができる。【選択図】図1

請求項（抜粋）：

表面がSiからなる基板上に、第1のSiGe層と、第2のSiGe層と、キャップSi層とがこの順で積層され、 第1のSiGe層の水平面格子定数はSi本来の格子定数よりも大きく、 第2のSiGe層の垂直面格子定数は、第2のSiGe層の水平面格子定数よりも大きく、 それによって、第2のSiGe層は、圧縮歪みを有し、キャップSi層は、引張り歪みを有する半導体ウェハー。

IPC (1件)：

H01L21/20

FI (1件)：

H01L21/20

Fターム (7件)：

5F052AA24 ,  5F052DA01 ,  5F052DA03 ,  5F052DB01 ,  5F052HA06 ,  5F052JA04 ,  5F052KA01