特許

J-GLOBAL ID：200903038635577919

半導体装置及びその製造方法

発明者： 三宅 啓太 ,  松永 大輔
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-331318
公開番号（公開出願番号）：特開平10-173049
出願日： 1996年12月11日
公開日（公表日）： 1998年06月26日
要約：

【要約】 半導体装置における上下配線層を互いに電気的に接続するためのコンタクトホールを下地段差にオーバーラップさせて開口する場合に、エッチストッパ層表面を平坦化する乃至エッチャントレシピを調製する等の手法によって、下地段差にもかかわらずこの段差近傍に残さを残すことなくコンタクトホールを窓開けする半導体装置の製造技術。

請求項（抜粋）：

基板表面に互いに離間して形成され、側面にシリコン酸化膜からなるサイドウォールを有する第一の段差及び第二の段差と、前記第一,第二の段差のいずれか少なくとも一方の上方に縁の一部がオーバーラップしてかつ該第一,第二の段差に挟まれた領域にて前記基板表面まで貫通する開口と、前記開口外において前記第一,第二の段差表面を覆ってなり、かつ前記開口内壁において前記第一,第二の段差となだらかに表面が接続して該第一,第二の段差の側面とともに前記開口内側面をなすシリコン窒化膜とを有する半導体装置。

IPC (6件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/3065 ,  H01L 21/3213 ,  H01L 27/108 ,  H01L 21/8242

FI (6件)：

H01L 21/90 D ,  H01L 21/28 301 C ,  H01L 21/302 L ,  H01L 21/88 D ,  H01L 27/10 621 Z ,  H01L 27/10 681 B