特許
J-GLOBAL ID：200903038635988994
半導体基板の形成方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-270129
公開番号（公開出願番号）：特開平7-117043
出願日： 1993年10月28日
公開日（公表日）： 1995年05月09日
要約：
【要約】 (修正有)【構成】 半導体塊1をマルチワイヤーソー装置でスライスして複数の半導体基板を形成する半導体基板の形成方法において、前記マルチワイヤーソー装置のワイヤー2の張り幅WLを前記半導体塊1の幅SLよりも小さく設定して前記半導体塊をスライスする。【効果】 半導体基板の端部直近にワイヤーが位置することはなく、ワイヤーの部分的なたわみと断線を防止できる。また、スライス途中で半導体塊の端材が割れて落下することもなくなり、スライス時のワレの誘発、ワイヤー飛びの発生が防げ、且つ次の洗浄工程などでの二次的な不良の発生も抑制できる。
請求項（抜粋）：
半導体塊をマルチワイヤーソー装置でスライスして複数の半導体基板を形成する半導体基板の形成方法において、前記マルチワイヤーソー装置のワイヤーの張り幅を前記半導体塊の幅よりも小さく設定して前記半導体塊をスライスすることを特徴とする半導体基板の形成方法。
IPC (2件)：
B28D 5/04
, H01L 21/304 311
