特許

J-GLOBAL ID：200903038637164182

記憶制御装置

発明者： 福岡 幹夫 ,  佐藤 孝夫 ,  尾形 幹人
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-290722
公開番号（公開出願番号）：特開平9-134258
出願日： 1995年11月09日
公開日（公表日）： 1997年05月20日
要約：

【要約】【課題】 データの多重化によって信頼性を向上させる記憶装置において、データの使用形態に応じてアクセス性能を向上させる。【解決手段】 ペアのデバイス71,72の各々にデータ1〜nとバックアップ用の同一のデータ1A〜nAをデータサイクルのNc個毎に交互にシリアル格納する縦列データ配置とし、リード時に、デバイス71,72の各々のデータ1〜nにアクセスを振り分ける。また、CDR方式のペアのデバイス72,74の各々にデータ1〜nとバックアップ用の同一のデータ1A〜nAをディスク媒体の内外周にデータ1,3,n-1、データ2A,4A,nA、およびデータ2,4,n、データ1A,3A,n-1Aのように交互に格納する横列データ配置とし、ディスク媒体外周側のデータ1〜nをリードすることでリード時の並列転送とディスク媒体外周側での同一データ量に対するシーク時間短縮を有効利用する。

請求項（抜粋）：

上位装置と複数の独立な回転型記憶装置を含む記憶装置との間に介在し、前記上位装置と前記記憶装置との間におけるデータの授受を制御する記憶制御装置であって、前記記憶装置内の任意の二つの前記回転型記憶装置を用いて前記データを二重に記憶させる場合、二つの前記回転型記憶装置におけるデータ配置を前記データの使用用途に応じて二つの当該回転型記憶装置単位に指定する手段と、指定された前記データ配置にあわせて前記上位装置からの前記記憶装置に対するアクセス要求を処理する制御論理とを含むことを特徴とする記憶制御装置。

IPC (2件)：

G06F 3/06 304 ,  G06F 3/06 302

FI (2件)：

G06F 3/06 304 B ,  G06F 3/06 302 B