特許

J-GLOBAL ID：200903038647204212

パルス幅変調回路

発明者： 新森 信明
出願人/特許権者： 株式会社沖マイクロデザイン宮崎 ,  沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平4-203452
公開番号（公開出願番号）：特開平6-053794
出願日： 1992年07月30日
公開日（公表日）： 1994年02月25日
要約：

【要約】【目的】 動作クロック信号の周波数を上げることなく、またPWM出力のデューティの分解能を下げることなく、比較的簡単な構成で、高い周波数のPWM出力波形を得る。【構成】 デューティ値aを設定するlビットのレジスタ10と、クロック信号CKのパルス数をカウントするlビットのカウンタ20と、前記レジスタ10とカウンタ20の値を比較するデューティ検出用の比較手段30とを備えている。カウンタ20のlビットのうちのn(=l-m)ビットを上位方向へシフトする。そして、該シフトによってはみ出したレジスタ10及びカウンタ20のnビットを比較手段30で比較し、その比較結果で、前記レジスタ10の値に+1加算するかしないかによって該比較手段30から、従来の2n 倍の周波数のPWMパルスを出力する。

請求項（抜粋）：

入力信号に対するデューティ値aを設定するlビット(但し、l;任意の正数)のレジスタ10と、クロック信号CKのパルス数を計数するlビットのカウンタ20と、前記レジスタ10とカウンタ20の値を比較するデューティ検出用の比較手段30とを備え、前記カウンタ20のlビットのうちのn(=l-m)ビット(但し、m,n;任意の整数)を上位方向へシフトし、該シフトによってはみ出した前記レジスタ10及びカウンタ20のnビットを前記比較手段30で比較し、その比較結果で、前記レジスタ10の値に+1加算するかしないかによって該比較手段30から所定周波数のパルスを出力する構成にしたことを特徴とするパルス幅変調回路。