特許
J-GLOBAL ID：200903038654564976
MOS型半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-066832
公開番号（公開出願番号）：特開平7-283414
出願日： 1994年04月05日
公開日（公表日）： 1995年10月27日
要約：
【要約】【目的】 接地インダクタンスと出力容量とを低減させ、高周波において良好な特性を得ることができるMOS型半導体装置を実現する。【構成】 半導体層3、第1の絶縁層2を貫通し、その一部が、接地された半導体基板1にまで達するトレンチ8に第1の導電層9を埋め込み、この第1の導電層9とトレンチ8に隣接するソース領域4とをソース電極10で電気的に接続する。
請求項（抜粋）：
第1導電型であり、接地された半導体基板と、この半導体基板上に形成された第1の絶縁層と、この第1の絶縁層上に形成された第1導電型の半導体層と、この半導体層表面に形成された第2導電型のソース領域、ドレイン領域と、前記半導体層上面に形成されたゲート絶縁膜と、このゲート絶縁膜上面であり、前記ソース及びドレイン領域間に形成されたゲート電極と、前記ソース領域に隣接し、前記半導体層、第1の絶縁層とを貫通し、一部が前記半導体基板に達するように形成されたトレンチと、このトレンチ内部に埋め込まれ、前記半導体基板と電気的に接続された第1の導電層と、この第1の導電層と前記ソース領域とを電気的に接続したソース電極と前記ドレイン領域に接続されたドレイン電極とを具備することを特徴とするMOS型半導体装置。
IPC (2件)：
FI (2件)：
H01L 29/78 311 X
, H01L 29/78 311 S
