特許
J-GLOBAL ID：200903038662938079

差動データドライバー回路

発明者：
佐藤 聖人

佐藤 聖人 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-250274
公開番号（公開出願番号）：特開2004-088693
出願日： 2002年08月29日
公開日（公表日）： 2004年03月18日
要約：
【課題】高速シリアルデータ伝送システムにおける伝送線路の長さ、外部環境など様々な条件に依存するプリエンファシス期間の最適値を実現する。【解決手段】差動データ信号が入力する第1のプリドライバー回路61と、差動データ信号が入力し、制御信号に応じて遅延時間が可変であるプリエンファシス用の遅延回路60と、遅延回路の出力信号が入力する第2のプリドライバー回路62と、第1のプリドライバー回路の出力信号と第2のプリドライバー回路の出力信号との差信号に相当するプリエンファシス波形を有する駆動電流を出力するドライバー回路63とを具備する。【選択図】 図1
請求項（抜粋）：
差動データ信号が入力する第1のプリドライバー回路と、 前記差動データ信号が入力し、制御信号に応じて遅延時間が可変であるプリエンファシス用の可変遅延回路と、 前記可変遅延回路の出力信号が入力する第2のプリドライバー回路と、 前記第1のプリドライバー回路の出力信号と前記第2のプリドライバー回路の出力信号との差信号に相当するプリエンファシス波形を有する駆動電流を出力するドライバー回路 とを具備することを特徴とする差動データドライバー回路。
IPC (3件)：
H04L25/02 ,  H03K5/125 ,  H03K19/0175
FI (4件)：
H04L25/02 S ,  H04L25/02 V ,  H03K19/00 101F ,  H03K5/01 D
Fターム (13件)：
5J056AA05 ,  5J056BB01 ,  5J056CC00 ,  5J056CC01 ,  5J056CC05 ,  5J056DD13 ,  5J056DD28 ,  5J056FF09 ,  5J056KK01 ,  5K029AA03 ,  5K029BB03 ,  5K029CC01 ,  5K029GG07
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM