特許

J-GLOBAL ID：200903038667517527

半導体試験装置

発明者： 星野 正史 ,  佐野 亮
出願人/特許権者： 株式会社アドバンテスト
公報種別：公開公報
出願番号（国際出願番号）：特願平6-275750
公開番号（公開出願番号）：特開平8-114654
出願日： 1994年10月14日
公開日（公表日）： 1996年05月07日
要約：

【要約】【目的】 被測定対象デバイスの入出力データをリアルタイムに取り込み、同一画面上に同時にグラフィック表示して、時系列に対比させながら検証できる回路構成の半導体試験装置を得る。【構成】 波形整形器1からの出力データC12を被測定対象デバイス3からの出力データB9の位相に調整する遅延回路4を設け、被測定対象デバイス3からの出力データB9又は波形整形器1からの出力データC12を選択させる切換回路であるマルチプレクサ5を設け、サンプリングストローブでタイミングを設定しラッチするラッチ回路7を設け、さらにデータを記憶し保持するデータメモリ10を設けた回路構成の半導体試験装置。

請求項（抜粋）：

波形整形器(1)からの出力データC(12)と、被測定対象デバイス(3)からの出力データB(9)とを位相調整する遅延回路(4)を設け、被測定対象デバイス(3)からの出力データB(9)又は波形整形器(1)からの出力データC(12)を選択させる切換回路であるマルチプレクサ(5)を設け、サンプリングストローブ(6)でタイミングを設定しラッチするラッチ回路(7)を設け、データを記憶し保持するデータメモリ(11)を設け、以上の構成を具備することを特徴とする半導体試験装置。

IPC (2件)：

G01R 31/28 ,  G01R 31/00

引用特許：

審査官引用 (3件)

• 特開昭63-286782
  
• 特開昭58-032178
  
• 特開昭61-234377