特許

J-GLOBAL ID：200903038684152206

メモリ試験方法並びに試験装置

発明者： 扇割 正浩 ,  水上 雄介 ,  藤本 喜代治
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-138938
公開番号（公開出願番号）：特開平8-006863
出願日： 1994年06月21日
公開日（公表日）： 1996年01月12日
要約：

【要約】【目的】 小さいデータ量でメモリIC等のデータ信号およびアドレス信号の故障検出および故障箇所の特定を可能とし、試験時間や試験コストを減少させることを目的とする。【構成】 予めアドレスバスの全てのビットが同信号電位レベルであるアドレスに任意のデータを書き込んでおき、アドレスバスの1ビットのみの信号電位レベルを変化したアドレスに前記任意のデータと異なるデータを書き込んだ後、アドレスバスの全てのビットが同信号電位レベルであるアドレスからデータを読み出し、この読み出したデータとアドレスバスの全てのビットが同信号電位レベルであるアドレスに書き込んだデータを比較する。

請求項（抜粋）：

予めアドレスバスの全てのビットが同信号電位レベルであるアドレスに任意のデータを書き込んでおき、アドレスバスの1ビットのみの信号電位レベルを変化したアドレスに前記任意のデータと異なるデータを書き込んだ後、アドレスバスの全てのビットが同信号電位レベルであるアドレスからデータを読み出し、この読み出したデータとアドレスバスの全てのビットが同信号電位レベルであるアドレスに書き込んだデータを比較することを特徴とするメモリ試験方法。