特許

J-GLOBAL ID：200903038693205037

半導体集積回路の設計方法

発明者： 山田 正昭 ,  黒沢 幸子
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-130694
公開番号（公開出願番号）：特開平5-326705
出願日： 1992年05月22日
公開日（公表日）： 1993年12月10日
要約：

【要約】【構成】 クリティカルパスの遅延時間がタイミング仕様を満たしてなければ(ステップS1,S2)、クリティカルパス上の各トランジスタの速度に対する影響度を求める(ステップS3)。影響度の大きい順に拡大候補トランジスタとして複数個選出する(ステップS4)。拡大候補トランジスタを影響度の大きい順に一つずつ、サイズを拡大した場合の全体面積が大きくなるかを調べる(ステップS5)。全体面積に影響なく拡大できるトランジスタがあればそれを拡大する(ステップS6,S7)。拡大できるトランジスタがなければ影響度が最大のトランジスタを拡大する(ステップS6,S8)。【効果】 全体レイアウト面積を大きくしないで、クリティカルパスタイミング仕様を満たすことができる。

請求項（抜粋）：

半導体集積回路の動作速度仕様を満たすようにトランジスタサイズを変更する際に、トランジスタサイズの拡大が動作速度に影響を与えるトランジスタを複数個選出し、選出されたトランジスタのうち、できるだけ動作速度に与える影響が大きく、かつ前記半導体集積回路全体のサイズを大きくしないトランジスタのサイズを拡大する段階を有することを特徴とする半導体集積回路の設計方法。

IPC (4件)：

H01L 21/82 ,  G06F 15/60 370 ,  H01L 27/118 ,  H01L 27/092

FI (3件)：

H01L 21/82 D ,  H01L 21/82 M ,  H01L 27/08 321 N

引用特許：

審査官引用 (1件)

• 特開平3-198173