半導体集積回路装置およびその自動配置配線方法

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-059566
公開番号（公開出願番号）：特開平11-260925
出願日： 1998年03月11日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】設計の長期化、チップ面積の増大をまねかずに、CADによる自動配置設計を用いてLSIの電源配線にノイズフィルター用のキャパシタを挿入する。【解決手段】それぞれ複数の論理回路セルが1列に配置された複数のセル列100〜102と、各セル列に電源電圧および接地電位を供給するために設けられた電源配線10および接地配線11と、セル列内に配置され、電源配線および接地配線の少なくとも一方に接続され、仮想の入出力端子を有するノイズフィルター用のキャパシタを含むキャパシタセルブロック50〜58と、セル列間の配線領域に形成され、使用論理回路セルが全体として機能回路ブロックを形成するように論理回路セル相互間を接続する配線およびキャパシタセルブロックのキャパシタの仮想の入出力端子に接続された配置配線用の仮想信号配線60〜69を具備する。

請求項（抜粋）：

それぞれ複数の論理回路セルが1列に配置された複数のセル列と、前記複数のセル列の各セル列に電源電圧および接地電位を供給するために設けられた電源配線および接地配線と、前記複数のセル列内に配置され、前記電源配線および接地配線の少なくとも一方に接続され、仮想の入出力端子を有するノイズフィルター用のキャパシタを含むキャパシタセルブロックと、前記複数のセル列間に設けられ、前記論理回路セルが全体として機能回路ブロックを形成するように論理回路セル相互間を接続する配線および前記キャパシタセルブロックのキャパシタの仮想の入出力端子に接続された配置配線用の仮想信号配線が配置された配線領域とを具備することを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 21/82 , H01L 27/04 , H01L 21/822

FI (4件)：

H01L 21/82 B , H01L 21/82 C , H01L 21/82 W , H01L 27/04 C

前のページに戻る