特許
J-GLOBAL ID:200903038694887093
単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
逢坂 宏
公報種別:公開公報
出願番号(国際出願番号):特願平11-008511
公開番号(公開出願番号):特開2000-223419
出願日: 1999年01月14日
公開日(公表日): 2000年08月11日
要約:
【要約】【課題】 歪点が比較的低い大型のガラス基板であっても低温で均一にシリコン層をエピタキシャル成長させ、高速で大電流密度の半導体素子を作り込むことのできる方法を提供すること。【解決手段】 絶縁基板1に形成した結晶性サファイア層50をシードにして触媒CVD法によって単結晶シリコンを堆積させ、シリコンエピタキシャル層7を形成する方法。
請求項(抜粋):
単結晶シリコンと格子整合の良い物質層上に、触媒CVD法によって単結晶シリコン層を形成する、単結晶シリコン層の形成方法。
IPC (4件):
H01L 21/205
, H01L 21/84
, H01L 29/786
, H01L 21/336
FI (5件):
H01L 21/205
, H01L 21/84
, H01L 29/78 618 A
, H01L 29/78 618 B
, H01L 29/78 626 C
Fターム (69件):
5F045AA16
, 5F045AB02
, 5F045AC01
, 5F045AC19
, 5F045AD05
, 5F045AD06
, 5F045AD07
, 5F045AD08
, 5F045AD09
, 5F045AD10
, 5F045AD11
, 5F045AE15
, 5F045AE17
, 5F045AE19
, 5F045AF02
, 5F045AF03
, 5F045AF09
, 5F045BB02
, 5F045BB04
, 5F045BB06
, 5F045BB07
, 5F045BB08
, 5F045BB11
, 5F045CA15
, 5F045DA61
, 5F045DP04
, 5F045EB08
, 5F045EB13
, 5F045EK06
, 5F045HA06
, 5F052JA04
, 5F052KA01
, 5F052KA05
, 5F110AA01
, 5F110AA17
, 5F110AA28
, 5F110BB01
, 5F110CC02
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD05
, 5F110DD07
, 5F110DD12
, 5F110DD21
, 5F110EE09
, 5F110EE11
, 5F110EE45
, 5F110FF02
, 5F110FF23
, 5F110GG02
, 5F110GG12
, 5F110GG25
, 5F110GG32
, 5F110GG34
, 5F110GG44
, 5F110HJ01
, 5F110HJ04
, 5F110HJ13
, 5F110HJ23
, 5F110HL03
, 5F110HL23
, 5F110NN03
, 5F110NN04
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN35
, 5F110QQ10
前のページに戻る