特許
J-GLOBAL ID：200903038699821333
半導体集積回路装置の製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平3-320819
公開番号（公開出願番号）：特開平5-160014
出願日： 1991年12月05日
公開日（公表日）： 1993年06月25日
要約：
【要約】【目的】 下層レジストパターンをマスクにして半導体基板上の薄膜をエッチングした後、この下層レジストの上部に上層レジストを重ね塗りする際、上記エッチングによって低下した下層レジスト表面の濡れ性を回復させ、上層レジストを良好に重ね塗りできるようにする。【構成】 半導体ウエハ1上の酸化珪素膜2をドライエッチングしてスルーホール6を形成した後、半導体ウエハ1の表面をアッシングし、次いで現像液で洗浄することにより、レジストパターン3の表面やスルーホール6の内部に付着したエッチングの反応生成物7を除去する。
請求項（抜粋）：
半導体ウエハ上の所定の薄膜の上部に第一のフォトレジストを被着し、前記フォトレジストを露光、現像してレジストパターンを形成する工程、前記レジストパターンをマスクにして前記薄膜をドライエッチングする工程、前記半導体ウエハの表面をアッシングした後、現像液で洗浄する工程、前記レジストパターンの上部に第二のフォトレジストを被着する工程を有することを特徴とする半導体集積回路装置の製造方法。
IPC (2件)：
H01L 21/027
, H01L 21/302
