特許

J-GLOBAL ID：200903038701289750

半導体素子の実装構造

発明者： 黒川 泰弘
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-176355
公開番号（公開出願番号）：特開平6-021277
出願日： 1992年07月03日
公開日（公表日）： 1994年01月28日
要約：

【要約】【目的】半導体素子の実装構造において、半導体素子から発生する熱を効率良く放散し、薄型で高信頼性の半導体素子の実装構造を安価に提供する。【構成】半導体パッケージ12とプリント配線基板17の空間に半導体素子から発生する熱をプリント配線基板へ伝熱するための熱伝導部材18を備える。プリント配線基板は高熱伝導性の銅配線を多く含み大きいために半導体素子から発生する熱をプリント配線基板で効率良く放散することが可能になる。さらに従来よりも放熱フィンが不必要となり、薄型化および軽量化実装構造を安価に提供できる。

請求項（抜粋）：

半導体素子を搭載した半導体パッケージと、この半導体パッケージを実装するプリント配線基板の間に半導体素子から発生する熱を前記プリント配線基板へ伝熱するための熱伝導部材とを備えることを特徴とする半導体素子の実装構造。