特許

J-GLOBAL ID：200903038708021396

半導体装置の製造方法及び半導体チップ

発明者： 菊池 卓 ,  今須 誠士 ,  吉田 育生
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平9-186161
公開番号（公開出願番号）：特開平11-031716
出願日： 1997年07月11日
公開日（公表日）： 1999年02月02日
要約：

【要約】【課題】 配線基板1と半導体チップ2との間に取り残されたボイドにより、配線基板1の電極パッド1Aと半導体チップ2のバンプ電極4との接続信頼性が低下する。【解決手段】 半導体装置の製造方法において、回路形成面にその中央部から周辺部に向って延在する配列で複数のバンプ電極4が配置された半導体チップ2を準備する工程と、配線基板1の一表面に熱硬化性樹脂からなるシート状の接着材5を貼り付ける工程と、前記配線基板1の一表面に前記半導体チップ2の回路形成面を向い合わせた状態で、前記配線基板1の一表面上に前記接着材5を介在して前記半導体チップ2を載置する工程と、加熱しながら前記半導体チップ2を押圧し、前記配線基板1の電極パッド1Aに前記半導体チップ2のバンプ電極4を圧接する工程とを備える。

請求項（抜粋）：

回路形成面にその中央部から周辺部に向って延在する配列で複数のバンプ電極が配置された半導体チップを準備する工程と、配線基板の一表面に前記半導体チップの回路形成面を向い合わせた状態で、前記配線基板の一表面に接着材を介在して半導体チップを押圧する工程を備えたことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/60 311 ,  H01L 21/52 ,  H01L 21/603

FI (4件)：

H01L 21/60 311 S ,  H01L 21/52 G ,  H01L 21/52 H ,  H01L 21/603 B