特許

J-GLOBAL ID：200903038711161727

共用メモリ制御システム

発明者： 森 善昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平4-338127
公開番号（公開出願番号）：特開平6-161874
出願日： 1992年11月25日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】 処理性能及び信頼性を向上させる。【構成】 アドレスマスク部11A,11Bはプロセッサ16A,16Bがセットしたアドレスマスクパターンで、アドレスバス101A,101B上のアドレスの指定されたビットをマスクしてアドレス比較部12A,12Bに出力する。アドレス比較部12A,12Bはアドレスマスク部11A,11Bでマスクされたアドレスを比較し、それらアドレスの一致/不一致を検出してアクセス許可判断部13A,13Bに出力する。アクセス許可判断部13A,13Bは他のプロセッサ16B,16Aから出力される内部占有信号104B,104A及びメモリ占有信号106B,106Aと、アドレス比較部12A,12Bの比較結果と、プロセッサ16A,16Bからのアクセス命令種類108A,108Bとから共用メモリ14A,14Bへのアクセスの許可/不許可を判定する。

請求項（抜粋）：

第1及び第2のプロセッサによって共通にアクセスされる共用メモリと、前記第1及び第2のプロセッサ各々の前記共用メモリへのアクセスアドレスを比較する比較手段を含み、前記比較手段が不一致を検出したときに前記第1及び第2のプロセッサによる前記共用メモリへの同時アクセスを許可する共用メモリ制御システムであって、前記第1及び第2のプロセッサ各々に対応して設けられ、前記共用メモリをアクセスする命令の内容に応じて自プロセッサが前記共用メモリをアクセス中であることを示す内部占有信号を出力する出力手段と、前記第1及び第2のプロセッサ各々に対応して設けられ、前記内部占有信号の出力状態と前記比較手段の比較結果とに応じて前記共用メモリへのアクセスが可能か否かを判定する判定手段とを有することを特徴とする共用メモリ制御システム。

IPC (2件)：

G06F 12/00 572 ,  G06F 15/16 350

引用特許：

審査官引用 (3件)

• 特開昭54-017643
  
• 特開平1-251156
  
• 特開平3-160551