特許

J-GLOBAL ID：200903038712509816

薄膜トランジスタおよびその製造方法

発明者： 保苅 一志 ,  石井 裕満
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 花輪 義男
公報種別：公開公報
出願番号（国際出願番号）：特願2000-277590
公開番号（公開出願番号）：特開2002-094069
出願日： 2000年09月13日
公開日（公表日）： 2002年03月29日
要約：

【要約】【課題】 薄膜トランジスタの製造に際し、シリサイド化可能な金属膜を成膜しても、シリサイド層の除去を不要とする。【解決手段】 n型アモルファスシリコンからなるオーミックコンタクト層16の上面全体に、紫外線照射等による表面酸化処理を行うことにより、酸化膜17を薄く形成する。次に、酸化膜17の上面全体にクロム等からなるシリサイド化可能な金属膜18を成膜する。この場合、オーミックコンタクト層16の上面全体に酸化膜17が形成されているので、金属膜18とオーミックコンタクト層16との間にシリサイド層は形成されない。したがって、シリサイド層の除去を不要とすることができる。

請求項（抜粋）：

基板上に半導体薄膜が形成され、この半導体薄膜上に表面酸化処理により酸化膜が形成され、この酸化膜上にソース電極およびドレイン電極形成用のシリサイド化可能な金属膜が形成されていることを特徴とする薄膜トランジスタ。

IPC (5件)：

H01L 29/786 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/316 ,  H01L 21/336

FI (6件)：

H01L 21/28 A ,  H01L 21/28 301 R ,  H01L 21/316 S ,  H01L 29/78 616 V ,  H01L 29/78 616 U ,  H01L 29/78 616 K

Fターム (36件)：

4M104AA01 ,  4M104AA08 ,  4M104AA10 ,  4M104BB02 ,  4M104BB13 ,  4M104CC01 ,  4M104DD29 ,  4M104EE02 ,  4M104EE03 ,  4M104EE17 ,  4M104GG08 ,  5F058BB04 ,  5F058BB07 ,  5F058BC03 ,  5F058BF62 ,  5F058BF69 ,  5F058BF73 ,  5F058BF78 ,  5F058BJ02 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE06 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110GG35 ,  5F110HK01 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK22 ,  5F110HK41 ,  5F110NN12 ,  5F110NN24